# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP4123439

**Publication date:** 

1992-04-23

Inventor:

**USHIKU YUKIHIRO** 

Applicant:

**TOSHIBA CORP** 

Classification:

- international:

H01L21/336; H01L29/784

- european:

**Application number:** 


JP19900242508 19900914


Priority number(s):

#### Abstract of JP4123439

PURPOSE:To generate no matching deviation between the source/drain regions and a gate electrode so as to form a minute element by a method wherein a dummy gate of the same shape is formed in a gate electrode formation scheduled region, an impurity is introduced with the dummy gate as a mask for forming the source/drain regions, the dummy gate is removed by etching to form a groove, and a gate electrode material is buried into the groove.

CONSTITUTION:An oxide film 2 is formed on the surface on an n-type silicon substrate 1, and a resist pattern of a gate electrode, that is, a dummy gate 3 is formed. Boron ions are implanted to form the source/drain regions 4. Next, a wafer is dipped in an aqueous solution of hydrosilicofluoric acid saturated with silica and I is added, and an SiO2 film 5 is formed. The dummy gate 3 is removed, boron irons are implanted as a channel impurity to obtain a sharp channel profile. A gate oxide film 6 is formed, polysilicon 7 is deposited on the part of the removed dummy gate 3 and after phosphorus is diffused, reactive ion etching is performed so as to bury polysilicon 7 only in the part of the removed dummy gate.





Data supplied from the esp@cenet database - Patent Abstracts of Japan

⑲ B本国特許庁(JP)

⑩特許出願公開

#### ⑫公開特許公報(A) 平4-123439

@Int. Cl. 3

識別記号 庁内整理番号 ❸公開 平成4年(1992)4月23日

H 01 L 21/336

8422-4M H 01 L 29/78 301 P 審査請求 未請求 請求項の数 4 (全11頁)

60発明の名称 半導体装置の製造方法

> ②特 顧 平2-242508 ②出 類 平2(1990)9月14日

> > 秦 広

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

の出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

10代理人 弁理士 則近 憲佑

半導体委員の製造方法

2 特許市求の範囲

(1) 半導体基板上のゲート電極形成予定域にとの グート電極と同一形状のダミーゲートを形成する 工程と、このダミーゲートをマスクに不純価を導 入しソース/ドレイン領域を形成する工程と、と のソース/ドレイン領域上に前記ダミーゲート以 下の厚さに絶象線を形成する工程と、前記ダミー ゲートをエッテング験去し課を形成する工程と、 このエッテング除去された非にゲート電極材料を 埋め込む工程とを具備したことを特徴とする半導 体袋側の製造方法。

(2) 前記絶縁漢を前記ダミーゲート以下の厚さに する工程は、前記絶縁其を前記ソース/ドレイン 領域上にのみ選択的に収長させる工程であること を特徴とする請求項(1)記載の半導体展置の製造方

(3)前記絶縁護を前記グミーゲート以下の単さに

する工程は、前記半導体基板上に前記過級展を具 万性成長させる工程と、前記ソース/ドレイン値 城上の韓記絶縁展上にレジストを形成する工程と、 前記ゲート電極形成予定域上の前記絶象集を検去 する工程と、前配レジストを除去する工程とから 成ることを存載とする請求項(1) 紀敷の半導体設備 の製造方法。

(4) 剪記ダミーゲートをエッテング絵会し帯を形 成する工程の後に、との体に創出した物配差最高 の角壁膜を形成する工程と、この角壁底の内側に ゲート電磁材料を振め込む工程と、前配側整点を 除去する工程と、前配供養原を除去することによ り舞出した前配半導体基板に不調物を導入する工 程とを具備したことを特徴とする請求項(1)記載の 半導体装置の製造方法。

3. 桑明の詳細をお留

〔発明の目的〕

( 童養上の利用分野)

本発明は、半導体装置の製造方法に係り、軒に MOSトランジスタのゲート電電形成方法に関す å.

(従来の技術)

課 8 図は、従来例のゲート電極形成の工程新面 図である.

半導体基板101上に厚さ約10mmのゲート数 化減102を無限化によって形成する。次に厚さ 約400amのポリシリコン103をC-V D 佐によ って塩根する。次にフェトリングラフィ工程によ りゲート電極のレジストパメーン104を形成す る ( 舞 8 図(a) )。

次化、このレジストペメーン104をマスク化 リアクティブイオンエッチング(BIB缶)によ りゲートポリシリコン103を異方的にエッテン グナる。この原ゲートポリシリコン103とゲー ト級化展102の厚さの比は約40あるので、ゲ ートポリシリコン103のエッテングを106オ ーパに行たうと40倍、20メオーパに行たうと 80倍のエッチング選択比がないとゲート酸化度 102はエッナングされつくしてしまう。更に、 ゲートポリシリコン103と半導体基板101の

化あるいは果子の信頼性の低化等の問題点をひき かとす。しかしながら現状のエッテング技術では、 トリソグラフィ工程によりゲート電腦のレジスト ポリシリコンと優化膜のエッテング選択比を 4.0 信以上に向上させることは難しい。従って、厚さ 約10am以下の罪いゲート酸化度を持つMOSト ランジスメを製造することは何めて困難である。

# 9 図は従来技術のアルミゲートトランジスチ 形状の工程断面図である。

半導体基板108上に酸化銀109を厚さ的 200 am 堆積 しフェトリングラフィ工程によりゲ ート電極のレジストパターン110を形成し、と れをマスクに配化膜109をエッチングする(第 9 🐼 (a) ) .

次に、レジストをはく厳し、単化鉄109をマ スクに不純知を拡散させ、半導体蓄根108中に ソース/ドレイン恒速111を形成する(第9回 (b) ) .

次に、単化級109をエッテング飲去後、厚さ 約1000mのゲート低化級112を無限化法によ って形式する。次に、厚さ約400mのアルミニ エッチング選択比は、ほぼ1K近いので興時にし て半導体蓄板101はエッテングされてしまう。 この数、中導体基板101に入ったがメージによ り、果子がリークするなどの悪影響がある(乗8 図(b))。

次に、この状態で酸化を行なうと酸化膜105 形成時化ゲートポリシリコン103端に個化減 105がパースピーク106の様にくい込み、グ ート塩でゲート酸化蛋102の厚さが厚くたるた め、政値の変動など素子の特性劣化を招来する (# 8 B (c)).

次に、ソース/ドレイン領域107を形成する と歌化集105のペーメピーク106の為、ゲー トポリシリコン103雄とソース/ドレイン模块 101階との重なりが小さくなり丁ぎホットキャ リアに対する信頼性が低下する(賞8図(4))。

以上に示す様々ゲート電瓶の形成万法にないて は、ゲートポリンリコン103のリアクティブイ オンエッテング時に、半導体蓄板101がエッテ ングされる為リークの発生、素子特性の変動、劣

ウム合金をスペッチ伝により堆積する。次にフォ パターンを形成し、とれをマスク化アルミニウム ゲート113をエッナングにより形成する(毎9 50 (c) ) .

以上に示す様なアルミニウムゲートトランジス メの形成方法にかいては、ソース/ドレイン領域 111とアルミニウムゲート113の形成が異な るフォトリングラフィ工程により行なわれている 為ソース/ドレイン領域1111とアルミニウムグ ート113との間のせわせずれを見込んで果子を 形成する必要があり、黒子の微細化には通さない。 第10回は、従来技術のポリシリコンゲートト ランジスタ形成の工程新面図である。

n 型半退体器折1 1 4 トに遅ざ約 20 am の配化 鎖115を熟ま化法によって形成する。次にチャ オル不何知道115を形成する為に、ポロンを加 遠電圧 2 0 keV、ドーズ量 2×10<sup>12</sup> cm<sup>-2</sup> の条件で イオン庄入する。この祭のテャネル不純面房114 の保さは約 0.1 am である( 異 1 0 図(a) )。

次に、リンを拡散させたポリシリコンを半導体 番板114上に堆積後、フェトリングラフィ工程 によりゲート電板のレジストパチーンを形成し、 これをマスクにエッチングを行ないポリシリコン ゲート116を形成する。次に、レジストパチー ンをはく離後、ポリシリコンゲート116を無成 化する。この無像化の段、チャネル不純物層114。 の母さは約0.15mm 法伸びる(第10図(b))。

次に、ソース/ドレイン領域 1 1 7 を がロンのイオン 庄入 と 9 0 0 で 、3 0 分程度のアニールによって形成する。 このアニール処理の験、チャネル不 祀 物層 1 1 5 の 課さは約 0.2 m 本件びる ( 集 1 0 図(c) )。

一般に n<sup>+</sup>ゲートを用いた場合、 ゲートポリシリコンと 半導体 基板の 仕事関数の 整から、 半導体 基板の 表面を 薄いり 型にする 必要があるが このり 型不純物 層が 決ければ 決い程 ゲート 電極による ティオル 領域の 割割がし ヤナく たり、 い カ ゆる ショートティネル 効果に 有利 でるる。

しかしまがら、以上に示した様をポリシリコン

電極と同一形状のダミーゲートを形成する工程と、 とのダミーゲートをマスクに不調物を導入しソース/ドレイン領域を形成する工程と、このアの厚さ に他最減を形成する工程と、前記ダミーゲートを エッテング除去し課を形成する工程と、このエッ ナング除去し課を形成する工程と、このエッ ナング除去された課にゲート電極対称を埋め込む 工程とを具備したことを特徴とする半導体優置の 製造方法を提供する。

#### (作用)

との様に本発明によればダミーゲートをマスクにして自己整合的にソース/ドレイン領域を形成すると共に、ダミーゲートを除去後更に自己整合的にゲート電極を形成している為、ソース/ドレイン領域とゲート電極に合わせずれが生じず数細化された素子を形成するととができる。

また、ゲート写真と周囲の色景像の高さをそろ えることが可能であるのでま子の平坦化をはかる ことができる。

(吳茂၅)

ゲートトランジスタの形成方法にかいては、テャ ネル不利的をイメン任人してからの船処理工程が、 数多く入る為、彼いティネル不同物層を形成でき ない。従って、ま子を領細化することも難しくな る。

#### (発明が解決しようとする鍵盤)

以上の様に、従来のMOSトランジスチの形成方法にかいては、薄いゲート酸化質を用いたMOSトランジスタが形成できない金属をゲート材料とした場合、セルファラインでソース/ドレイン値域が形成できない、後いチャネル侵域の不認知拡散者が形成できず、従ってQ5mm以下のゲート長を押つ食細なMOSトランジスチを製造できないという問題点があった。

本発明は、この様な経題を解決する半導体委働 の製造方法を提供することを目的とする。

#### [発明の構成]

#### (課題を解決するための手段)

本発明は上記事情に重みて為されたもので、半 導体基板上のゲート電極形成予定域にこのゲート

以下、本発明の実施例を認面を参照して説明する。

第1回は、本発明の第1の実施例の半導体委託 の要達方法の工権所面図である。

ロ型シリコン基項1表面に無酸化により酸化原2を形成する。次にフォトリングラフィ工程により厚さ約1 gm のゲート電極のレジストバターンを形成する。とのレジストバターンがダミーゲート3 となる。なか、との額レジストとしては放水性のものを用いる(第1図(4))。

次に、ダミーゲート3をマスクにボロンを加速 電圧20 keV、ドーズ量 5×10<sup>18 m<sup>-2</sup></sup> の条件でイ オン住入し、ソース/ドレイン領域4を形成する。 この際、ソース/ドレイン領域4 にダミーゲート 3 に対して自己数合的に形成される( 第 1 辺(b))。

次に、シリカを負担させたケイフェ化水果像水 器板にウェーハを皮像し、ALを低加工ると、n型 シリコン基板 1 上に SiO。 原 5 が形成される。 C の類、レジストから成るダミーゲート 3 は像水柱 である為、ダミーゲート 3 上には、 SiO。 語 5 は 形成されない。通常ボツ型レジストは酸水性を示すが、ファネを含むブラズマにさらすことにより、より一層酸水性を示す硬にたる為、SiО。 嬢 5 を形成する工程に先だって 0 型シリコン 基板 1 化プラズマ処理を施しておいてもよい。また、このSiO。 嬢 5 は、ダミーゲート 3 より輝く 例えば 厚さ的 0.8 a mとする。この最、SiO。 嬢 5 は、ダミーゲート 3 に対して自己整合的に形成される(第1 図 (c))。

次に、レジストから区るダミーゲート 3 を練云し、ナャネル不純物としてボロンを加速電圧 2 0 keV、ドーズ量 2×10<sup>13</sup> の条件でイオン住入する。この際、既にソース/ドレイン領域 4 は形成されているので、チャネルイオン住入徒の熱処理に従来に比べ恒時間で済む。従ってチャネル不純物層はシャープをチャネルブロファイルを持ることができる(第 1 図(d))。

次に、ファ化アンモニクム溶液を用いてダミー ゲート3を放去することにより露出したSiOx 底 2をエッチング放去し、ゲート酸化を行って厚さ

を飲去を、 を放去を、 を表示を を表示。 を表示を を表示。 を表示を を表示。 を表示を を

たか、ポリシリコンのかわりにアルミニウムをスパッタ伝又はCVD伝により権機領エッテパックすることによりアルミニウムゲート電板のMOSトランジスタを形成することができる。以上の様なアルミニウムゲート電板のMOSトランジスタ

的 5 am のゲート酸化属 6 を形成する。ことで SiO。属 2 を除去したのは、SiO。属 2 上にはレジストが形成されていたので、この SiO。属 2 を そのままゲート酸化属として用いるとレジストに よる汚染でま子 所性を劣化させる あである。 次に、除去されたダミーゲート 3 の部分に ポリンリコン 7 を C V D 法により 推 徴 する。 C V D 法により形成されたポリンリコン 7 は、カパレーツが良く、除去されたダミーゲートの課節を埋め込むことが て 8 る ( 第 1 図(c) )。

次に、このポリシリコンでにリンを拡散したほ、 リアクティブイオンエッテングを行なうことによ り、除去されたダミーゲートの部分にのみ、ポリ シリコンでが進め込まれることになる。この原、 ポリシリコンでから成るゲート電極は、ソース/ ドレイン領域4に対して自己整合的に形成される (第1回(5))。

以上に示した様な半導体装置の製造方法によれ は、ダミーゲートをマスクにして自己整合的にソ ース/ドレイン領域を形成し、このダミーゲート

の形成方法によれば上記に示した効果の他に以下 に示す様な効果を得ることができる。

即ち、ソース/ドレイン領域形成後にゲート電 框を形成しているので熱処理が少なくてナチアル ミニウムの様な比較的融点の低い材料をゲート電 板に用いることができる。

第2回は、本発明の第2の実施例の半導体装置 の製造方法の工程断面図である。

タングステン等の高融点金属、ポリクリコン、ポリシリコンとシリテイド、高融点金属の表層優等を用いることができる(第2回(4)。

次にレジストをはく難し、ヒまのイオン住人に より、『型のソース/ドレイン領域13を形成す る( 減2 図(b) )。

次に、レジスト 14: を厚さ約 1 mm 重布し、そのまま現象し厚さ約 0.2 mm投す(環)にする( 第 2 図 (d) )。

次に、NH。OH 存在によってダミーゲート12 上のSiO。展14のみをエッチング飲去する。次にレジストをはく避すると、SiO。展14の残産 14。がシリコンテッ化県11上に残る。次にグミ

の飲去された窓分にリンをイオン住入することに よりLDD構造の「領域18を形成することがで きる(第2図以)。

以上に示した様な半導体製量の製造方法によれば、ゲート領域15の内側にシリコンテァ化膜の 機型16を設けることにより、リングラフィの級 界より更に細いゲート電極17を形成することが できる。また、無硬化膜9のエッチング時にゲー ト領域15の側部の3i0。 減14の侵退を訪ぐこ とができる。また、従来の工程で形成されたLDD 構造の n 値域に比べて無処理工程が少ないので不 細物過度の削削がしやすい。

とこでダミーゲートの質部に形成される絶縁区 の形成方法について説明する。

グミーグートの下部が平坦な場合は通常の配化 原準表、エッナバック法を用いて絶縁調をダミー グート以下の厚さに形成することは可能であるが、 通常の場合は、ダミーグートの下部には少なくと もフィールド駅化製の設置があるので、このよう にはてきない。 カルドライエッテング伝によりシリコンテッ化製 11を検去する。この際、シリコンテッ化製11 上のSiO。 級14の残ぎも同時に依くことができる。これがダミーゲート12を復産構造にする思由である(無2図(c))。

次化、ポリシリコン10をエッチングにより取り飲く。次に、この缺去されたダミーゲート12 匹及びSiOx 展14上にシリコンテッ化版を形成し、全面リアクティブイオンエッチングすることにより、ゲート侵収150円側に倒盤16を形成することができる。次に、ティネル低へのイオン往入を行なり(無2回(f))。

次に、ゲート領域15に腐出している熱域化築9をエッチング検去する。次に、第1の実施例で示した工程を用いてゲート電低17を形成する。 この後、絶象旗を堆積して次の工程に進んでよい (第2回域)。

さたは、差歳減を堆積して次の工程に進むかわ りにゲート保減15の内側に設けられた側盤16 をケミカルドライエッテング法により除去し、こ

第4回は、本発明の第3の実施例の半導体接便 の製造方法の工程断面図である。

■型シリコン蓄板 2 4 表面に触酸化により嵌化 鉄 2 5 を形成する。次にフォトリングラフィ工程 により厚さ約 1 μm のゲート電極のレジストバタ ーンを形成する。このレジストバターンがダミー **パート26となる。なか、この際レジストとして は夜水性のものを用いる(男√図□)。** 

次に、デミーゲート 26 をマスクにボロンを加速電圧 20 keV 、ドーズ全  $5 \times 10^{19}$  cm<sup>-1</sup> の条件でイオン圧入し、ソース/ドレイン観念 27 を形成する。この数、ソース/ドレイン観念 27 にがミーゲート 26 に対して自己整合的に形成される((国口) 20 ((国口) )。

## 图(的)。

以上に示した様を半導体装置の製造方法によれば、第1の実施例と同様の効果を乗するのみなら ず低抵抗で高階の処理に耐え得るゲート電極を得 ることができる。

第5回は、本発明の第4の実施例の半導体装置の製造方法の工程新面図である。

□型シリコン基板 2 4 長面に熱酸化により酸化 低 2 5 を形成する。次にフォトリングラフィ工程 により厚さ約 1 μm のゲート 電極のレジストペタ ーンを形成する。このレジストペターンがダミー ゲート 2 6 となる。なか、この際レジストとして は 取水性のものを用いる(無「(\*\*) 図(\*\*))。

次に、ダミーゲート 2 6 をマスクにポロンを加速電圧 2 0 keV、ドーズ量 5×10<sup>12 cm-2</sup> の条件でイオン住入し、ソース/ドレイン領域 2 7 を形成する。この際、ソーズ/ドレイン領域 2 7 はダミーゲート 2 6 に対して自己整合的に形成される(第19 図(b))。

次に、シリカを飽和させたケイファ化水果銀水

SiO、 願 28 は、 fi - f - h = 26 に 対して 自己 整合的 に 形 収 され 3 ( 概  $\frac{1}{2}$  図 (c) )。

次化、レジストから成るダミーゲート 2 6 を飲 生し、チャネル不同物としてポロンを加速電圧 2 0 keV、ドーズ量 2×10<sup>13</sup> の条件でイオン生 入 する。この際、 長化ソース/ドレイン 領域 2 7 は 形成されているので、チャネルイオン 注入 使の 別 型化 を来 化比べ 組 時間 で 頃 む。 在 って さる。 こまでは、 第 1 の 実 第 例と同様の 工程で るる ( 第 1 小図(d) )。

次に、テメンナイトライド図29をスペッチ又はCVD法により厚さ的600Å 堆積する。狭いて、ダミーゲート26を被去することにより生じた課題30にメングステン版31をCVD法により埋め込む(餌4回間)。

次に、ナタンナイトライド裏29及びタングス ナン展31をリアクティブイオンエッテングによ りエッナングし課部30以外のタンダステン展31 及びテタンナイトライド裏29を検去する(第4

次に、レジストから収るダミーゲート 2 6 を除去し、ナャネル不利物としてポロンを加速電圧 2 0 keV、ドーズ量 2×10<sup>13</sup> の条件でイオン注入 する。この際、既にソース/ドレイン領域 2 7 は 形成されているので、ナャネルイオン注入 徒の熱 処理に従来に比べ値時間で済む。従ってシャーブ
たナャネルブロファイルを得ることができる。こ

とまでは、第1の実施例と同様の工程である(第 | 中間(d))。

次にナチンをスパッタ法により厚さ約50mの地 扱し、800 でナッ素学団気でアニールするとポ リンリコン32上にのみチチンシリサイド層33 が形成される。アンモニア処理により未反応のナ メンを検去することでポリンリコン32上にのみ チタンシリサイド層33を残量することができる (乗5回回)。

以上に示した様を半導体装置の製造方法によれば、第1の実施例と同様の効果を要するのみならず低抵抗のポリンリコングート電視を持ることができる。

第6回は、本発明の第5の実施例の半導体装置

とにより、より一層強水性を示す様になる為、SiO。 原28を形成する工程に先だっての超シリコン基板24にプラズマ処理を施してかいてもよい。また、このSiO。 原28は、ダミーゲート26より輝く例とは厚さ約0.8mmとする。この際、SiO。 原28は、ダミーゲート26に対して自己整合的に形成される(第100cc)。

次に、レジストから成るダミーゲート 2 6 を飲去し、テャネル不純物としてボロンを加速電圧 2 0 keV、ドーズ量 2×10<sup>13</sup> の条件でイオン 庄入 する。との際、既にソース/ドレイン領域 2 7 は形成されているので、チャネルイオン 圧入 使の船 処理に従来に比べ短時間で済む。従ってシャーブなティネルブロファイルを得るととができる。とこさでは、第 1 の実施例と同様の工程である(第 1 ② 図(d))。

次に、パラジウム34をスパッチ法にて厚さ的30m単根する。次にレジスト35を集布し、そのまま現像を行なってダミーゲートを除去することにより生じた雰囲30のみに残電する様にする

の製造方法の工程断面図である。

次に、ダミーゲート 2 6 をマスクにポロンを加速性圧 2 0 keV、ドーズ量 5 × 1 0<sup>13</sup> cm<sup>-3</sup> の条件でイオン住入し、ソース/ドレイン領域 2 7 を形成する。この際ソース/ドレイン領域 2 7 位がミーゲート 2 6 に対して自己整合的に形成される(第 1 図 (b))。

次に、シリカを飽和させたケイファ化水素酸水溶液にウェーハを浸漬し、ALを添加すると、ロ型シリコン基板24上にSiO。豚28が形成される。この酸、レジストから成るダミーゲート26上には、SiO。 豚28は形成されない。通常ボジ型レジストは破水性を示すが、ファ果を含むブラズマにさらす。

( I E E E ( ) ) .

次に研歴とファ酸の混合液により、レジスト35で覆われた部分以外のパラジウム34をエァナング飲金する。次に、酸米ファシャでレジスト36をはく離する(氯6四間)。

次に健康網帯技にウェハーを浸漬することでパラジャム340部分にの予選択的に増35,を単数する(第6回句)。

以上に示した様々学等体製量の製造方法によれば、 第1の実施例と同様の効果を舞するのみならず、低低抗のゲート電磁を得ることができる。

第7回は本発明の第6の突施例の半導体委**置の** 製造方法の工程所面図である。

P型シリコン基板 3 6 上に熱酸化原 3 7 を厚さ 約 2 0 am形成する。次に、シリコンテァ化鎮 3 8 を C V D 法により厚さ的 0.3 am複像する。次にポリシリコン属 3 9 を C V D 法により厚さ的 0.1 am 複様する。次にフォトリングラフィエ組及びエァテング工程によりポリシリコン區 3 9 とシリコンテァ化鎮 3 8 との根層鎮から成るデミーケート

40を形成する(第7図(2))。

次に、第1の実施例で示したプラズマECR法を用いて、熱象化線37上のSiО。線42を選択的に成長させる。次に800で、Na中でアニール処理を行たう(第7回に)。

次に、シリコンチャ化属38の周囲に形成されたボリシリコン属39をケミカルドライエッテングを用いて検去し、このシリコンテァ化属38とSiO, 属42の隙間にリンをイオン注入して a不純物層43を形成する(第7図(4))。

次に、シリコンチャ化展38を選択的にエッチング飲去し、第1の実施例に示した工程によりゲートを獲44を形成する(第7回(e))。

示す工程新面図、 第6回は、本発明の第5の実施 例の半導体級量の製造方法を示す工程新面図、 第 7回は、本発明の第6の実施例の半導体装置の製造方法を示す工程新面図、 第8回,第9回,第 10回は、従来例の半導体製量の製造方法の工程 断面図である。

図にかいて、

1 … n 型シリコン蓄板、2 … 硬化底、3 … がえ ーゲート、4 … ソース/ドレイン領域、5 …8 i O<sub>2</sub> 集、6 … ゲート電化族、7 … ポリシリコン。

代理人 弁理士 剪 近 章 佑

以上に示した半導体装置の製造方法によれば、 従来のLDD構造の形成方法に比べ、ゲート電極 と『不規物層のオーバラップ部が大きくとれて NOSトランジスタの信頼性が向上する。


#### [発明の効果]


以上述べた様に本発明によればソース/ドレイン値域とゲート電極が自己整合的に形成されているので両者のもわせずれが生じず、微細化された電子を形成することができる。


また、ゲート電極と関因の絶縁線の高さをそう えることが可能であるので黒子の平坦化をはかる ことができる。

#### ↓ 図面の簡単な説明


第1回社、本発明の第1の実施例の半導体委員の製造方法を示す工程所面図、第2回は、本発明の第2の実施例の半導体委員の製造方法を示す工程所面図、第3回社、従来例の半導体委員を示す所面図、第4回は、本発明の第3の実施例の半導体委員の製造方法を示す工程所面図、第5回は、本発明の第4の実施例の半導体委員の製造方法を










第 1 図











第 4 図





























第 0 度







第 10 🗵